14 відносини: ABEL, Active-HDL, AHDL, ISP, ModelSim, Verilog, VHDL, Паралелізм завдань, ПЛІС, Архітектура ПЛІС FPGA, Реактивне програмування, Симулятор набору команд, Список скорочень, що вживаються в інформаційних технологіях, Формальна перевірка еквівалентності.
ABEL
ABEL (Advanced Boolean Expression Language) — мова проектування апаратури, розроблена спеціалістами Пеллеріним (David Pellerin) та Холлі (Michael Holley) з компанії «Data I/O Corporation» у 1983 році в Редмонді, Вашингтон.
Новинка!!: Мови опису апаратури і ABEL · Побачити більше »
Active-HDL
Active-HDL — середовище розробки, моделювання та верифікації проектів для програмованих логічних інтегральних схем, розроблене фірмою Aldec.
Новинка!!: Мови опису апаратури і Active-HDL · Побачити більше »
AHDL
AHDL (Altera Hardware Definition Language) — комп'ютерна мова опису апаратних засобів, розроблена компанією Altera, що призначена для опису комбінаційних логічних пристроїв, цифрових автоматів і таблиць істинності з врахуванням архітектурних особливостей ПЛІС цієї фірми.
Новинка!!: Мови опису апаратури і AHDL · Побачити більше »
ISP
ISP — акронім, який може означати.
Новинка!!: Мови опису апаратури і ISP · Побачити більше »
ModelSim
ModelSim — багатомовне середовище опису та моделювання електронного обладнання за допомогою Mentor Graphics, VHDL, Verilog і SystemC.
Новинка!!: Мови опису апаратури і ModelSim · Побачити більше »
Verilog
Verilog HDL (Verilog Hardware Description Language) — мова опису апаратури (HDL), що використовується для опису та моделювання електронних систем.
Новинка!!: Мови опису апаратури і Verilog · Побачити більше »
VHDL
VHDL (англ. VHSIC (Very high speed integrated circuits) Hardware Description Language) — мова опису апаратури інтегральних схем.
Новинка!!: Мови опису апаратури і VHDL · Побачити більше »
Паралелізм завдань
Паралелізм завдань (також відомий як паралелізм функції або керований паралелізм) є однією з форм розпаралелювання комп'ютерного коду між декількома процесорами в паралельних обчислювальних середовищах.
Новинка!!: Мови опису апаратури і Паралелізм завдань · Побачити більше »
ПЛІС
вентилям Програмована логічна інтегральна схема, ПЛІС (programmable logic device, PLD) — електронний компонент, що використовується для створення цифрових інтегральних схем.
Новинка!!: Мови опису апаратури і ПЛІС · Побачити більше »
Архітектура ПЛІС FPGA
Програмована логічна інтегральна схема, ПЛІС (англ. programmable logic device, PLD) – електронний компонент, який використовується для створення цифрових інтегральних схем.Сама по собі ПЛІС є напівфабрикатом.
Новинка!!: Мови опису апаратури і Архітектура ПЛІС FPGA · Побачити більше »
Реактивне програмування
Реактивне програмування — це парадигма програмування, побудована на потоках даних і розповсюдженні змін.
Новинка!!: Мови опису апаратури і Реактивне програмування · Побачити більше »
Симулятор набору команд
Симулятор набору команд (СНК) є імітаційною моделлю, як правило, кодується в мові програмування високого рівня, яка імітує поведінку мейнфреймів або мікропроцесорів з «читання» команд і підтримки внутрішніх змінних, які представляють регістри процесора.
Новинка!!: Мови опису апаратури і Симулятор набору команд · Побачити більше »
Список скорочень, що вживаються в інформаційних технологіях
Список скорочень, що вживаються в інформаціних технологіях.
Новинка!!: Мови опису апаратури і Список скорочень, що вживаються в інформаційних технологіях · Побачити більше »
Формальна перевірка еквівалентності
Формальна перевірка еквівалентності є частиною проектування електронних систем (Electronic design automation,EDA), що широко використовується при розробці цифрових інтегральних схем, щоб формально довести, що два представлення схеми пристрою демонструють однакову поведінку.
Новинка!!: Мови опису апаратури і Формальна перевірка еквівалентності · Побачити більше »